In den letzten Jahren haben sich die Validierung und das Debugging nach der Fertigstellung des Siliziums zu einem der gr??ten Engp?sse bei der Entwicklung und Herstellung von System-on-Chip (SoC) entwickelt. Und das ist nicht ohne Grund so. Der Prozess der Post-Silizium-Validierung unterliegt mehreren Einschr?nkungen, die sich aus der physikalischen Natur des Validierungsgegenstands ergeben. Die gr??te dieser Herausforderungen ist die begrenzte M?glichkeit, interne Signale in den hergestellten Chips zu beobachten und zu kontrollieren. Dar¨¹ber hinaus m¨¹ssen die Hersteller Post-Silizium-Tests durchf¨¹hren, obwohl die Zeit bis zur Markteinf¨¹hrung immer k¨¹rzer wird. Angesichts der Anforderungen an zuverl?ssige Ger?te und begrenzter Budgets k?nnte die Antwort auf diese Herausforderungen sehr wohl in einer effektiven Post-Silizium-Validierungsl?sung liegen.

91Ô­´´

Eine effektive Post-Silizium-Validierungstechnik deckt das Funktions- und Zeitverhalten sowie andere nichtfunktionale Tests ab. Dazu geh?ren , wie z. B. die Validierung der folgenden Aspekte des Ger?ts: - Funktionsgenauigkeit - Kompatibilit?t zwischen Hardware und Firmware, die auf verschiedenen IP-Cores (Intellectual Property) l?uft - Energiemanagement - Leistungsvalidierung - Sicherheitsgarantie - Toleranz f¨¹r elektrische Rauschspannen - Widerstandsf?higkeit gegen thermische Spitzen und physischen Stress Da es praktisch unm?glich ist, einen Fehler in der Post-Silizium-Validierungsphase vollst?ndig zu beseitigen, m¨¹ssen die Ingenieure das Problem lokalisieren und seine Grundursache identifizieren, bevor sie das Problem beheben. Trace-basierte Debugging-Techniken k?nnen zu einer schnellen L?sung beitragen, da sie eine st?ndige ?berwachung des Verhaltens der Schaltung w?hrend des normalen Betriebs beinhalten. Au?erdem k?nnte der Einsatz von On-Chip-Puffern die Beobachtbarkeit und Kontrollierbarkeit der internen Signale w?hrend der Laufzeit verbessern. Umfassende digitale und analoge Simulationen auf Hochleistungsserverfarmen tragen ebenfalls zur Beschleunigung des Siliziumvalidierungsprozesses bei. Die Simulationsraten liegen zwischen 10 und 10.000 Zyklen pro Sekunde, abh?ngig von der Art der Simulation, der Komplexit?t des Designs und den verwendeten Tools. F¨¹r eine leistungsstarke Post-Silizium-Validierung k?nnten Ingenieure Simulationswerkzeuge mit Multicore-Architektur einsetzen. Dies w¨¹rde die Betriebseffizienz erh?hen, die Wartezeit verk¨¹rzen und gleichzeitig die gleichzeitige Durchf¨¹hrung mehrerer Tests erm?glichen. Da die Anwendungen f¨¹r SoCs branchen¨¹bergreifend rasch zunehmen, sollten Hersteller ihre Post-Silicon-Validierungsprozesse lieber fr¨¹her als sp?ter verfeinern. , die die neuesten Innovationen nutzen, k?nnten f¨¹r Unternehmen, die die Produktqualit?t verbessern, das Budget einhalten und die Gewinne durch eine k¨¹rzere Markteinf¨¹hrungszeit maximieren wollen, die beste L?sung sein.